EDGE-TRIGGERED FLIP-FLOP DAN COUNTER ASINKRON

Disusun untuk memenuhi tugas praktikum Elektronika Digital Lanjut

Oleh

Abdul Rozak Ainurrofiq

221344033

2B-TNK

Tanggal Percobaan: Selasa, 05 Agustus 2023

Tanggal Penyerahan: Selasa, 12 September 2023

Instruktur: 1. Ferry Satria, BSEE., M.T.

2. Rahmawati Hasanah, S.ST., M.T.

PROGRAM STUDI D4 TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI BANDUNG

2022-2023

KETERANGAN

1. Kelompok : 3
2. Judul Praktek : SR-Latch
3. Tanggal Praktek : 05 September 2023
4. Tanggal Pengumpulan Laporan : 12 September 2023
5. Nama Praktikan : Abdul Rozak Ainurrofiq
6. Nama Partner : Lastmi Cahyani
7. Nama Dosen : Ferry Satria, BSEE., M.T.
   Rahmawati Hasanah, S.ST., M.T.

DAFTAR ISI

KETERANGAN 2
DAFTAR ISI.....3
A. MAKSUD DAN TUJUAN PERCOBAAN 4
B. DASAR TEORI.....4
C. ALAT DAN BAHAN YANG DIPERGUNAKAN 6
D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN.....6
E. SOAL DAN HASIL PERCOBAAN 8
F. ANALISA DATA.....17
G. KESIMPULAN 20
H. SARAN.....21
DAFTAR PUSTAKA 22

A. MAKSUD DAN TUJUAN PERCOBAAN


1. Untuk memenuhi tugas mata kuliah Elektronika Digital Lanjut.
2. Mahasiswa mampu memahami cara kerja edge-triggered flip-flop
3. Mahasiswa mampu menggunakan edge-triggered flip-flop
4. Mahasiswa mampu memahami cara kerja counter asinkron
5. Mahasiswa mampu merangkai rangkaian counter asinkron menggunakan D-FF yang aktif di sisi naik
6. Mahasiswa mampu merangkai rangkaian counter asinkron menggunakan JK-FF yang aktif di sisi turun

B. DASAR TEORI

Edge -Triggered Flip-flop


Edge-triggered flip-flop adalah modifikasi pada flip-flop yang memungkinkan keadaan hanya berubah selama periode waktu kecil ketika pulsa clock berubah dari 0 menjadi 1 atau sebaliknya. Dikatakan memicu di tepi pulsa clock, dan dengan demikian disebut edge-triggered flip-flop. Flip-flop dapat dipicu oleh tepi naik (0->1, atau positive-edge triggered) atau tepi jatuh (1->0, atau negative-edge triggered).

Konsep di balik flip-flop adalah bahwa arus yang mengalir di dalam sirkuit tidak seketika, tetapi selalu memiliki penundaan singkat tergantung pada ukuran sirkuit, gerbang yang harus dilalui, dll.



Dalam diagram ini, akan tampak bahwa persamaan Boolean selalu salah, sehingga rangkaian ini harus selalu menghasilkan output 0. Namun karena ada lag kecil tapi sekarang dalam arus yang melewati gerbang NOT, ada periode waktu yang kecil tapi terbatas ketika dua input ke gerbang AND keduanya akan menjadi 1 (ketika jam bertransisi dari 0 ke 1), dan output dari rangkaian akan menjadi 1.

Waktu yang dibutuhkan dapat dilihat di diagram berikut; waktu tersebut disebut *raising edge trigger*



Penundaan singkat ini dapat digunakan untuk mengubah sirkuit sedemikian rupa sehingga hanya akan berubah selama pemicu tepi singkat ini. Karena Δt lebih kecil dari logika kombinasional apa pun, ini menghilangkan kebutuhan untuk membuat kait kedua untuk mempertahankan keadaan yang valid.

Counter Asinkron

Pencacah (counter) Asinkron menggunakan flip-flop yang dihubungkan secara seri sehingga pulsa clock input nampak beriak melalui pencacah (counter). Sebuah pencacah Asinkron dapat memiliki 2^n-1 mungkin keadaan pencacahan misalnya MOD-16 untuk counter 4-bit, (0-15) sehingga ideal untuk digunakan untuk pembagi frekuensi.

Tetapi juga dimungkinkan untuk menggunakan konfigurasi pencacah asinkron dasar untuk membangun pencacah khusus dengan status pencacahan kurang dari jumlah output maksimumnya. Misalnya, modulo atau pencacah (counter) MOD. Ini dicapai dengan memaksa pencacah untuk mengatur ulang sendiri ke nol pada nilai yang ditentukan sebelumnya menghasilkan jenis pencacah asinkron yang memiliki urutan terpotong.

Kemudian pencacah n-bit yang menghitung hingga modulus maksimumnya (2^n) disebut pencacah sekuensial penuh dan pencacah n-bit yang modulusnya lebih kecil dari kemungkinan maksimum disebut pencacah terpotong.

Tetapi mengapa kita ingin membuat pencacah (counter) terpotong asinkron yang bukan MOD-4, MOD-8, atau modulo lain yang sama dengan kekuatan dua. Jawabannya adalah kita dapat menggunakan logika kombinasional untuk mengambil keuntungan dari input asinkron pada flip-flop.

Jika kita mengambil pencacah (counter) asinkron modulo-16 dan memodifikasinya dengan gerbang logika tambahan, dapat dibuat untuk menghasilkan keluaran pencacah dekade (bagi-oleh-10) untuk digunakan dalam pencacah-an desimal standar dan rangkaian aritmatika.


Pencacah seperti itu umumnya disebut sebagai Pencacah Counter Decade. Pencacah (counter) dekade membutuhkan pengaturan ulang ke nol ketika jumlah output mencapai nilai desimal 10, yaitu. ketika DCBA = 1010 dan untuk melakukan ini kita perlu memasukkan kondisi ini kembali ke input reset.

C. ALAT DAN BAHAN YANG DIPERGUNAKAN


1. Breadboard : 1 buah
2. Adaptor 5V 2A : 1 buah
3. Jack DC Female Terminal : 1 buah
4. Resistor :
   a) 330 Ω (3 buah)
   b) 1k Ω (1 buah)
   c) 100 Ω (1 buah)
5. LED : 3 buah
6. Kapasitor 470 uF : 1 buah
7. Saklar push button : 1 buah
8. Komponen IC :
   a) IC 7413 1 buah
   b) IC 7474 1 buah
   c) IC 7476 1 buah

D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN


1. Menyiapkan alat-alat dan komponen yang dibutuhkan
2. Merangkaikan rangkaian berikut pada *breadboard*
   a. Rangkaian edge-triggered D-FF mengunakan IC 7474




   b. Rangkaian edge-triggered JK-FF menggunakan IC 7476




c. Rangkaian counter asinkron menggunakan IC 7474 D-FF modulus 2




d. Rangkaian counter asinkron menggunakan IC 7474 D-FF modulus 4



e. Rangkaian counter asinkron menggunakan IC 7474 D-FF modulus 8







f. Rangkaian counter asinkron menggunakan IC 7576 JK-FF modulus 8






3. Uji tabel kebenaran dari tabel data uji.


E. SOAL DAN HASIL PERCOBAAN





1. Rangkaian edge-triggered D-FF menggunakan IC 7474





Input				Output		Foto
D	Clk	Pr	Cl	**Q**	$\overline{Q}$	
1	↑	1	1	1	0	
X	bukan ↑	1	1	1	0	
0	↑	1	1	0	1	
x	bukan ↑	1	1	0	1	

Input				Output		Foto
D	Clk	Pr	Cl	**Q**	$\overline{Q}$	
X	x	0	1	1	0	
X	X	1	0	0	1	
x	X	0	0	1	1	



2. Rangkaian edge-triggered JK-FF menggunakan IC 7476

Input					Output		Foto
J	K	Clk	Pr	Cl	**Q**	$\overline{Q}$	
1	0	↓	1	1	1	0	



Input					Output		Foto
J	K	Clk	Pr	Cl	**Q**	$\overline{Q}$	
x	x	Buka n ↓	1	1	1	0	
0	1	↓	1	1	0	1	
X	x	Buka n ↓	1	1	0	1	
1	1	↓	1	1	1	0	
x	X	Buka n ↓	1	1	1	0	



Input					Output		Foto
J	K	Clk	Pr	Cl	**Q**	$\overline{Q}$	
1	1	↓	1	1	0	1	
x	X	bukan ↓	1	1	0	1	
x	X	X	0	1	1	0	
X	X	X	1	0	0	1	
X	x	x	0	0	1	1	

3. **Rangkaian counter asinkron menggunakan IC 7474 D-FF modulus 2**



Clk	Q_0	Foto
↑	0	
↑	1	






4. **Rangkaian counter asinkron menggunakan IC 7474 D-FF modulus 4**


Clk	Q_1	Q_0	Foto
↑	0	0	
↑	0	1	

Clk	Q_1	Q_0	Foto
↑	1	0	
↑	1	1	




5. **Rangkaian counter asinkron menggunakan IC 7474 D-FF modulus 8**






Clk	Q_2	Q_1	Q_0	Foto
↑	0	0	0	
↑	0	0	1	

Clk	Q_2	Q_1	Q_0	Foto
↑	0	1	0	
↑	0	1	1	
↑	1	0	0	
↑	1	0	1	
↑	1	1	0	

Clk	Q_2	Q_1	Q_0	Foto
↑	1	1	1	

6. Rangkaian counter asinkron menggunakan IC 7476 JK-FF modulus 8

Clk	Q_2	Q_1	Q_0	Foto
↓	0	0	0	
↓	0	0	1	
↓	0	1	0	

Clk	Q_2	Q_1	Q_0	Foto
↓	0	1	1	
↓	1	0	0	
↓	1	0	1	
↓	1	1	0	
↓	1	1	1	

F. ANALISA DATA

1. Rangkaian Edge-Triggered D-FF menggunakan IC 7474

Pada praktikum ini diuji IC 7474 yang merupakan IC untuk rangkaian edge-triggered D-flip flop yang aktif di sisi naik. Cara pengujian edge-triggered D-FF dapat menggunakan tabel uji seperti pada soal dan hasil percobaan.

Jika input D diatur menjadi berlogic 1 namun clock belum ditekan maka output LED belum berubah. Ketika Clock mulai ditekan, maka output LED berubah menjadi Q = 1 dan $\overline{Q}$ = 0 atau keadaan set. Ketika clock tetap ditekan, output LED juga akan tetap set atau memory. Begitu juga jika clock dilepas, output LED masih dalam keadaan memory mempertehankan keadaan set. Jika saklar clock tidak ditekan, lalu input D diubah-ubah, output LED juga akan tetap seperti keadaan sebelumnya yaitu set.

Jika input D diatur menjadi berlogic 0 namun clock belum ditekan maka output LED belum berubah. Ketika Clock mulai ditekan, maka output LED berubah menjadi Q = 0 dan $\overline{Q}$ = 1 atau keadaan reset. Ketika clock tetap ditekan, output LED juga akan tetap reset atau memory. Begitu juga jika clock dilepas, output LED masih dalam keadaan memory mempertehankan keadaan reset. Jika saklar clock tidak ditekan, lalu input D diubah-ubah, output LED juga akan tetap seperti keadaan sebelumnya yaitu reset.

Dua keadaan diatas terjadi ketika input preset dan clear keduanya berlogic 1. IC 7474 merupakan IC yang memiliki input preset dan clear active low. Jika preset diatur menjadi belogic 0 dan clear berlogic 1 maka output akan berubah menjadi preset atau set yaitu Q = 1 dan $\overline{Q}$ = 0. Jika preset diatur menjadi belogic 1 dan clear berlogic 0 maka output akan berubah menjadi clear atau preset yaitu Q = 1 dan $\overline{Q}$ = 0. Jika preset diatur menjadi keduanya berlogic 0 maka output LED akan menyala keduanya atau Q = 1 dan $\overline{Q}$ = 1. Hal tersebut dilarang atau forbidden atau illegal. Jika clock dan input D diubah-ubah dalam tiga keadaan tersebut, output akan tetap mempertahankan keadaan sebelumnya tergantung input preset dan clear.

2. Rangkaian Edge-Triggered JK-FF menggunakan IC 7476

Pada praktikum ini dilakukan pengujian IC 7476 atau IC edge-triggered JK flip-flop yang aktif di sisi turun. Cara pengujian edge-triggered D-FF dapat menggunakan tabel uji seperti pada soal dan hasil percobaan.

Jika input J dan K diatur menjadi berlogic 1 dan 0 namun clock belum ditekan dan kemudian ditekan maka output LED belum berubah. Ketika saklar clock mulai dilepas dari yang sebelumnya ditekan, maka output LED berubah menjadi Q = 1 dan $\overline{Q}$ = 0 atau keadaan set. Hal tersebut menandakan flip-flop tersebut aktif di sisi turun. Ketika clock ditekan, output LED juga akan tetap memory keadaan set. Jika

saklar clock tidak ditekan atau dilepas, lalu input J dan K diubah-ubah, output LED juga akan tetap seperti keadaan sebelumnya yaitu set.

Jika input J dan K diatur menjadi berlogic 0 dan 1 namun clock belum ditekan dan kemudian ditekan maka output LED belum berubah. Ketika saklar clock mulai dilepas dari yang sebelumnya ditekan, maka output LED berubah menjadi Q = 0 dan $\overline{Q}$ = 1 atau keadaan set. Hal tersebut menandakan flip-flop tersebut aktif di sisi turun. Ketika clock ditekan, output LED juga akan tetap memory keadaan reset. Jika saklar clock tidak ditekan atau dilepas, lalu input J dan K diubah-ubah, output LED juga akan tetap seperti keadaan sebelumnya yaitu reset.

Jika input J dan K diatur menjadi keduanya berlogic 1 namun clock belum ditekan dan kemudian ditekan maka output LED belum berubah. Ketika saklar clock mulai dilepas dari yang sebelumnya ditekan, maka output LED akan toggle atau berubah menjadi lawannya atau bertukar posisi jika sebelumnya set maka jika saklar clock dilepas akan reset, begitu juga sebaliknya, jika sebelumnya reset maka jika saklar clock dilepas akan menjadi set. Jika saklar ditekan lalu dilepas terus menerus output LED juga akan toggle terus menerus. Jika saklar clock tidak dilepas maka output LED tidak akan toggle mau apapun input J dan K-nya.

Keadaan keaadan tersebut terjadi ketika input preset dan clear keduanya diatur berlogic 1 atau off, karena preset dan set-nya active low. Jika preset diatur menjadi belogic 0 dan clear berlogic 1 maka output akan berubah menjadi preset atau set yaitu Q = 1 dan $\overline{Q}$ = 0. Jika preset diatur menjadi belogic 1 dan clear berlogic 0 maka output akan berubah menjadi clear atau preset yaitu Q = 1 dan $\overline{Q}$ = 0. Jika preset diatur menjadi keduanya berlogic 0 maka output LED akan menyala keduanya atau Q = 1 dan $\overline{Q}$ = 1. Hal tersebut dilarang atau forbidden atau illegal. Jika clock dan input J dan K diubah-ubah dalam tiga keadaan tersebut, output akan tetap mempertahankan keadaan sebelumnya tergantung input preset dan clear.

3. Rangkaian Counter asinkron menggunakan IC 7474 D-FF modulus 2

Rangkaian counter asinkron modulus 2 merupakan suatu rangkaian pencacah atau outputnya akan mengeluarkan bilangan 0 sampai 1 secara berurutan tetapi dalam bilangan biner. Karena menggunakan IC 7474 yang merupakan IC flip flop yang aktif di sisi naik, maka output akan berubah ketika saklar ditekan.

Mula-mula output berlogic 0, kemudian saklar clock ditekan dan membuat output berlogic 1. Kemudian jika saklar clock ditekan, output akan berlogic 0. Lalu jika ditekan lagi, output akan berlogic 1. Keadaan tersebut akan terus berulang jika saklar clock ditekan berulang-ulang. Timing diagram dari percobaan ini adalah;

4. Rangkaian Counter asinkron menggunakan IC 7474 D-FF modulus 4

Rangkaian counter asinkron modulus 4 merupakan suatu rangkaian yang berfungsi sebagai pencacah atau outputnya akan mengeluarkan bilangan 0 sampai

3 (decimal) secara berurutan tetapi dalam bilangan biner. Karena menggunakan IC 7474 yang merupakan IC flip flop yang aktif di sisi naik, maka output akan berubah ketika saklar ditekan. Walaupun pada rangkaian Q_0 lebih dulu di proses daripada Q_1, pada output LED disusun Q_1 sebelah kiri dan dibaca terlebih dahulu karena merupakan MSB atau digit pertama bilangan biner.

Mula-mula output Q_1Q_0 berlogic 00, kemudian saklar clock ditekan dan membuat output berlogic 01, kemudian jika saklar clock ditekan lagi output akan berlogic 10, kemudian jika saklar clock ditekan lagi output akan berlogic 11, kemudian jika saklar clock ditekan lagi output akan berlogic 00, kemudian keadaan sebelumnya terus berulang jika saklar clock terus menerus ditekan berulang-ulang. Timing diagram dari percobaan ini adalah;

00 merupakan biner dari 0. 01 merupakan biner dari 1. 10 merupakan biner dari 2. 11 merupakan biner dari 3. Dapat dilihat rangkaian ini seperti menghitung dari 0 ke 1, 2, kemudian 3, lalu menghitung ulang lagi dari 0.

5. Rangkaian Counter asinkron menggunakan IC 7474 D-FF modulus 8

Rangkaian counter asinkron modulus 8 merupakan suatu rangkaian yang berfungsi sebagai pencacah atau outputnya akan mengeluarkan bilangan 0 sampai 7 (decimal) secara berurutan tetapi dalam bilangan biner. Karena menggunakan IC 7474 yang merupakan IC flip flop yang aktif di sisi naik, maka output akan berubah ketika saklar ditekan. Walaupun pada rangkaian Q_0 lebih dulu di proses daripada Q_1 dan Q_2, pada output LED disusun Q_2 sebelah kiri, kemudian Q_1 lalu Q_0 dengan uritan pembacaan seperti itu juga karena Q_2 merupakan MSB atau digit pertama bilangan biner diikuti Q_1 lalu Q_0.

Mula-mula output $Q_2Q_1Q_0$ berlogic 000, kemudian saklar clock ditekan dan membuat output berlogic 001, kemudian jika saklar clock ditekan lagi output akan berlogic 010, kemudian jika saklar clock ditekan lagi output akan berlogic 011, kemudian jika saklar clock ditekan lagi output akan berlogic 100, kemudian jika saklar clock ditekan lagi output akan berlogic 101, kemudian jika saklar clock ditekan lagi output akan berlogic 110, kemudian jika saklar clock ditekan lagi output akan berlogic 111, kemudian saklar clock ditekan dan membuat output berlogic 000, kemudian keadaan sebelumnya terus berulang jika saklar clock terus menerus ditekan berulang-ulang. Timing diagram dari percobaan ini adalah;

000 merupakan biner dari 0. 001 merupakan biner dari 1. 010 merupakan biner dari 2. 011 merupakan biner dari 3. 100 merupakan biner dari 4. 101 merupakan biner dari 5. 110 merupakan biner dari 6. 111 merupakan biner dari 7. Dapat dilihar rangkaian ini seperti menghitung dari 0, ke 1, 2, 3, dan seterusnya sampai 7, kemudian menghitung ulang lagi dari 0.

6. Rangkaian counter asinkron menggunakan IC 7476 JK-FF modulus 8

Rangkaian counter asinkron modulus 8 merupakan suatu rangkaian yang berfungsi sebagai pencacah atau outputnya akan mengeluarkan bilangan 0 sampai 7 (decimal) secara berurutan tetapi dalam bilangan biner. Karena menggunakan IC 7476 yang merupakan IC flip flop yang aktif di sisi turun, maka output akan berubah ketika saklar dilepas dari yang sebelumnya ditekan. Walaupun pada rangkaian Q_0 lebih dulu di proses daripada Q_1 dan Q_2, pada output LED disusun Q_2 sebelah kiri, kemudian Q_1 lalu Q_0 dengan urutan pembacaan seperti itu juga karena Q_2 merupakan MSB atau digit pertama bilangan biner diikuti Q_1 lalu Q_0.

Mula-mula output $Q_2Q_1Q_0$ berlogic 000, kemudian saklar clock ditekan dan membuat output berlogic 001, kemudian jika saklar clock ditekan lagi output akan berlogic 010, kemudian jika saklar clock ditekan lagi output akan berlogic 011, kemudian jika saklar clock ditekan lagi output akan berlogic 100, kemudian jika saklar clock ditekan lagi output akan berlogic 101, kemudian jika saklar clock ditekan lagi output akan berlogic 110, kemudian jika saklar clock ditekan lagi output akan berlogic 111, kemudian saklar clock ditekan dan membuat output berlogic 000, kemudian keadaan sebelumnya terus berulang jika saklar clock terus menerus ditekan berulang-ulang. Timing diagram dari percobaan ini adalah;

000 merupakan biner dari 0. 001 merupakan biner dari 1. 010 merupakan biner dari 2. 011 merupakan biner dari 3. 100 merupakan biner dari 4. 101 merupakan biner dari 5. 110 merupakan biner dari 6. 111 merupakan biner dari 7. Dapat dilihar rangkaian ini seperti menghitung dari 0, ke 1, 2, 3, dan seterusnya sampai 7, kemudian menghitung ulang lagi dari 0.

Pada dasarnya rangkaian ini sama seperti rangkaian pada percobaan No. 5. Perbedaannya terletak pada sisi aktif dari flip-flopnya. Pada percobaan No. 5, karena menggunakan IC 7474, flip-flop aktif di sisi naik yang menyebabkan output berubah pada saat saklar clock ditekan. Sedangkan pada percobaan No. 6, karena menggunakan IC 7476, flip-flop aktif di sisi turun yang menyebabkan output berubah pada saat saklar clock dilepas.

G. KESIMPULAN

- Edge-Triggered flip-flop merupakan flip-flop yang baru menyebabkan output berubah ketika logic inputnya berubah, bisa saat sisi naik atau sisi turun
- IC 7474 merupakan edge-triggered D flip flop yang aktif di sisi naik. Output baru berubah ketika logic clock ada perubahan dari 0 ke 1 atau saat saklar clock ditekan
- IC 7476 merupakan edge-triggered JK flip-flop yang aktif di sisi turun. Output baru berubah ketika logic clock ada perubahan dari 1 ke 0 atau saat saklar clock dilepas

- Kedua IC 7474 dan 7476 memiliki input preset dan clear yang jika aktif akan mengabaikan input D, J, K, maupun clock. Output hanya akan bergantung ke input preset dan clear
- Counter asinkron merupakan rangkaian yang outputnya seperti menghitung dari 0 ke suatu bilangan
  - Modulus 2, menghitung dari 0 sampai 1 lalu mengulang
  - Modulus 4, menghitung dari 0 sampai 3 lalu mengulang
  - Modulus 8, menghitung dari 0 sampai 7 lalu mengulang; dst
- Rangkaian counter asinkron dapat menggunakan flip-flop yang aktif di sisi naik maupun turun, jika menggunakan yang aktif di sisi naik maka output akan berubah ketika clock ditekan, sebaliknya, jika menggunakan yang aktif di sisi turun, output akan berubah ketika saklar clock dilepas

H. SARAN

1. Cek terlebih dahulu kondisi alat-alat dan komponen yang akan digunakan sebelum praktikum
2. Ketahui nomor-nomor kaki pada IC dari datasheet kemudian tuliskan nomor kaki pada skema rangkaian untuk mempermudah perangkaian

DAFTAR PUSTAKA

[1] T. L. Floyd, *Digital fundamentals*. Boston: Pearson, 2015.

[2] "9.4: Edge Triggered Flip-Flop," *Engineering LibreTexts*, Jun. 26, 2020. https://eng.libretexts.org/Bookshelves/Electrical_Engineering/Electronics/Book%3A_Digital_Circuit_Projects_-_An_Overview_of_Digital_Circuits_Through_Implementing_Integrated_Circuits_(Kahn)/09%3A_Memory_Basics_-_Flip-Flops_and_Latches/9.04%3A_Edge_Triggered_Flip-Flop

[3] "Pencacah (Counter) Asinkron." https://abdulelektro.blogspot.com/2019/06/pencacah-counter-asinkron.html (accessed Sep. 10, 2023).